台积电北美技能研讨会，全细节来了

发布时间：2025-05-08　点此：904次

当地时间 4 月 23 日，台积电在美国举行「2025 年北美技能研讨会」。此次会议台积电介绍了先进技能开展及职业应战与机会，要点剖析了 AI 驱动的半导体技能晋级、先进制程路线图、下一代节点验证及晶体管架构与资料立异，旨在支撑未来智能核算根底设施。

以下为该会议的要点内容。

AI 与半导体商场

依据台积电发布的最新信息，半导体职业正进入一个史无前例的扩张阶段，估计到2030年，全球半导体商场规划将到达1万亿美元。推进这一添加的最重要因素是高功用核算（HPC）和人工智能（AI）运用的爆发式开展。

上图显现，台积电猜测，到2030年，HPC/AI将占全球半导体商场的45%，成为主导运用渠道。其次是智能手机，占 25%；轿车电子占 15%；物联网占 10%；其他范畴占 5%。这种商场结构的改变标明，半导体商场正从以移动设备需求为中心，要害转变为以 AI 和高吞吐量核算作业负载为中心的立异驱动形式。

AI 驱动的运用怎么敏捷加快对半导体的需求？从数据中心的 AI 加快器开端，这种添加扩展到 AI 个人电脑、AI 智能手机、增强实际/虚拟实际（AR/XR）设备，以及更长时间的运用，如机器人出租车和人形机器人。这些运用不只在数量上不断添加，架构杂乱度也在不断进步。

详细而言，估计到2029年，AI个人电脑的出货量将到达2.8亿台，而 AI 智能手机的出货量最早在 2025 年就有望打破 10 亿部。估计到 2028 年，AR/XR 设备的出货量将到达 5000 万台。

此外，像机器人出租车和人形机器人这样的下一代运用，估计到 2030 年，每年各自将需求 250 万个高功用芯片。这些数据标明，未来的芯片不只要具有更高的核算功用，还需求在动力功率、体系级集成和封装密度方面获得打破。

台积电以为，这些新式的 AI 驱动运用将大幅添加芯片的杂乱性，对更严密的集成提出更高要求，并推进制程立异，终究为半导体职业的新一轮添加供给动力。在台积电看来，这是完成 1 万亿美元半导体工业愿景的根本途径。

先进制程技能：N3、N2、A16、A14

现在，台积电的 N3 系列（即 3nm 工艺）已包含已量产的 N3 和 N3E，并方案后续推出 N3P、N3X、N3A 以及 N3C 等版别。

台积电泄漏，公司方案于2024年第四季度开端出产依据功用增强型N3P（第三代3纳米级）工艺技能的芯片。N3P 是 N3E 的后续产品，首要面向需求增强功用并保存 3 纳米级 IP 的客户端和数据中心运用。

台积电的 N3P 是 N3E 的光学微缩工艺，它保存了规划规矩和 IP 兼容性，一起在相同漏电流下功用进步 5%，或在相同频率下功耗下降 5% 至 10%，而且关于典型的逻辑、SRAM 和模仿模块混合规划，晶体管密度进步 4%。因为 N3P 的密度增益源于改善的光学器材，它能够在所有芯片结构上完成更好的扩展，特别有利于许多运用 SRAM 的高功用规划。N3P 现已投入出产，因而该公司现在正在为其首要客户依据该技能开发产品。

与 N3P 比较，N3X 有望在相同功率下将最大功用进步 5%，或在相同频率下将功耗下降 7%。但是，与 N3P 比较，N3X 的首要优势在于它支撑高达 1.2V 的电压（关于 3nm 级技能来说，这是极限值），这将为需求它的运用程序（即客户端 CPU）供给肯定最大频率 (Fmax)。Fmax 的价值是：漏电功率高达 250%——因而，芯片开发人员在构建依据 N3X 且电压为 1.2V 的规划时有必要小心翼翼。N3X 芯片估计将于本年下半年完成量产。

台积电路线图有一些纤细的改变。路线图已延伸至2028年，添加了N3C和A14。N3C 是一个紧缩版别，这意味着良率学习曲线现已到了能够进一步优化工艺密度的阶段。

台积电会上披露了其下一代芯片制作工艺的发展。公司估计将在本年下半年开端量产 N2 芯片。这是台积电初次选用全盘绕栅极（GAA）纳米片晶体管技能进行出产。

N2（即 2nm 工艺）作为台积电全新的工艺技能，选用了纳米片或盘绕栅极规划。比较前代技能，N2 能够在相同功耗下完成 10%-15% 的速度进步，或许在相同速度下下降 20%-30% 的功耗。

与现有的 N3E 工艺比较，N2 工艺的功用进步了 10%-15%，功耗下降了 25%-30%，一起晶体管密度添加了 15%。台积电还泄漏，N2 的晶体管功用已挨近预期方针，256Mb SRAM 模块的均匀良率超越 90%。跟着 N2 逐步进入量产阶段，其工艺成熟度也将进一步进步。台积电估计，在智能手机和高功用核算运用的推进下，2nm 技能的流片数量在投产初期将超越 3nm 和 5nm 技能。

此外，台积电持续遵从其技能改善战略，推出了 N2P 作为 N2 系列的延伸。N2P在N2的根底上进一步优化了功用和功耗体现，方案于2026年投入出产。在 N2 之后，台积电将进入 A16（即 1.6nm）节点。

A16

A16 工艺的中心技能特色之一是超级电轨架构，也称为反面供电技能。经过将供电网络移至晶圆反面，这种技能能够开释更多正面布局空间，然后进步芯片的逻辑密度和全体效能。据台积电介绍，与 N2P 比较，A16 在相同电压和规划条件下可完成 8%-10% 的功用进步；在相同频率和晶体管数量下，功耗则能下降 15%-20%，密度进步规划为 1.07-1.10 倍。

台积电特别指出，A16 工艺特别合适用于信号路由杂乱且供电网络密布的高功用核算（HPC）产品。依照方案，A16将于2026年下半年开端量产。

A14

全新 A14 制程技能的推出是此次研讨会的一大亮点。A14 制程是依据台积电抢先业界 N2（2nm）制程的重大发展，依据第二代 GAA 晶体管技能（NanoFLEX 晶体管架构），供给更快核算和更佳动力功率推进人工智能（AI）转型，亦有望增进端侧 AI 功用，强化智能手机等运用。依据规划，A14估计将于2028年开端量产，到现在进展顺畅，良率体现优于预期。

先进封装与体系集成立异

在先进封装范畴，台积电也有多项重要信息发布。

台积电推出了 3DFabric 渠道，这是一套全面的 2.5D 和 3D 集成技能，包含 CoWoS（Chip-on-Wafer-on-Substrate，晶圆上芯片再到基板）、InFO（Integrated Fan-Out，集成扇出）和 SoIC（System on Integrated Chips，集成芯片体系）。这些渠道旨在战胜传统单片规划的扩展约束，支撑依据小芯片的架构、高带宽内存集成和异构体系优化。

左边是堆叠或芯片级/晶圆级集成的选项。SoIC-P 选用微凸块技能，可将距离降至 16 微米。运用无凸块技能（SoIC-X），能够完成几微米的距离。台积电开始选用 9 微米工艺，现在已投入 6 微米量产，并将进一步改善，然后完成相似单片的集成密度。

关于 2.5/3D 集成，有许多挑选。晶圆上芯片 (CoWoS) 技能既支撑常见的硅中介层，也支撑 CoWoS-L，后者运用带有部分硅桥的有机中介层完成高密度互连。CoWos-R 则供给纯有机中介层。

集成扇出 (InFO) 技能于 2016 年初次运用于移动运用。该渠道现已扩展至支撑轿车运用。

自 2020 年以来，台积电的晶圆体系集成技能（InFO-SoW）已成功运用于如 Cerebras 和特斯拉等公司的顶级产品中，其间特斯拉的 Dojo 超级核算机所搭载的晶圆级处理器便是这一技能的标志性产品。晶圆级规划经过直接在整片硅晶圆上构建处理器，完成了史无前例的中心间通讯速度、功用密度以及能效，但是，其杂乱度与本钱也相应添加，约束了广泛运用。

还有更新的晶圆体系 (TSMC-SoW) 封装。这项技能将集成规划拓宽至晶圆级。其间一种是先芯片 (SoW-P) 办法，行将芯片放置在晶圆上，然后构建集成式 RDL 将芯片衔接在一起。另一种是后芯片 (SoW-X) 办法，即先在晶圆级构建中介层，然后将芯片放置在晶圆上。最终一种办法能够完成比规范光罩尺度大 40 倍的规划。

台积电的 SoIC（集成芯片体系）技能在连续摩尔定律方面发挥了要害作用，它不是经过传统的单片缩放，而是选用依据小芯片的架构，结合高密度 3D 异构集成。作为台积电 3DFabric 渠道的柱石之一，SoIC 完成了无基板 3D 堆叠，答应不同节点、功用和资料的裸片经过高密度互连进行笔直集成。

台积电供给的图表还展现了当今典型的人工智能加快器运用，该运用经过硅中介层将单片 SoC 与 HBM 存储器仓库集成在一起。

台积介绍了其它一系列高功用集成处理方案，包含用于 HBM4 的 N12 和 N3 制程逻辑根底裸晶（Base Die）、运用 COUPE 紧凑型通用光子引擎技能的 SiPh 硅光子整合。

特别是在内存集成方面，台积电特别强调了 CoW-SoW 在结合 HBM4（第四代高带宽内存）上的潜力。HBM4 凭仗其 2048 位的超宽接口，有望经过与逻辑芯片的严密布成，处理 AI 及 HPC 作业负载对高带宽、低推迟内存的火急需求。这种集成方法不只极大进步了数据传输速度，还有用下降了功耗，为持续添加的核算密布型运用供给了抱负的处理方案。

关于功率优化，未来的 AI 加快器或许需求数千瓦的功率，这对封装内的功率传输提出了巨大的应战。集成稳压器将有助于处理此类问题。台积电开发了一种高密度电感器，这是开发此类稳压器所需的要害组件。因而，单片 PMIC 加上该电感器能够供给 5 倍的功率传输密度（相关于 PCB 级）。

未来运用展望

此外，还有许多立异的运用也需求先进封装技能的支撑。

增强实际眼镜便是一个新产品的比如，这类设备需求的组件包含超低功耗处理器、用于 AR 感知的高分辨率摄像头、用于代码存储的嵌入式非易失性存储器 (eNVM)、用于空间核算的大型主处理器、近眼显现引擎、用于低推迟射频的 WiFi/蓝牙，以及用于低功耗充电的数字密布型电源办理集成电路 (PMIC)。这类产品将为杂乱性和功率设定新的规范。

尽管自动驾驶轿车备受重视，但人形机器人的需求也备受重视。其需求许多先进硅片。而将所有这些芯片集成到高密度、高能效的封装中的才能也至关重要。

告发/反应